verilog常用關鍵字
關鍵字 含義module 模塊開始定義input 輸入端口定義output 輸出端口定義inout 雙向端口定義parameter 信號的參數定義wire wire信號定義reg reg信號定義alw ...
花費 7 ms
Verilog的數據類型
1 整數、實數和時間寄存器類型 整數是一種通用的寄存器數據類型，用於對數量進行操作，使用integer進行聲明。 integer counter; ...
verilog中reg和wire類型的區別和用法
wire表示直通，即只要輸入有變化，輸出馬上無條件地反映；reg表示一定要有觸發，輸出才會反映輸入。 不指定就默認為1位wire類型。專門指定出wire類型，可能是多位或為使程序易讀。 ...